



清华大学

Tsinghua University

数字逻辑实验

--感受硬件和数字电路的魅力

2024

T S I N G H U A



目录 C O N T E N T

01 课程定位

02 教学计划

03 实验平台

04 可编程逻辑器件

05 EDA技术

06 硬件描述语言



■这是一门啥样的课？

第一门 “**硬**” 课

看得见摸得着的 “**硬**”

可能投入与学分 “**不成正比**”

可能 “**不卷**” 的课。



■ 实践的涵义

用双手触摸知识，
用大脑发现规律。
感受历史的足迹，
体验技术的魅力。



目录 C O N T E N T

01 课程定位

02 教学计划

03 实验平台

04 可编程逻辑器件

05 EDA技术

06 硬件描述语言



■ 学习路上的领路人

- **全成斌** 6277.2213
- quancb@tsinghua.edu.cn
- **李山山** 6277.3730
- liss02@mails.tsinghua.edu.cn
- **田淑珍** 6277.1489
- tiansz@mail.tsinghua.edu.cn
- **郑宁汉** 6279.4795
- zhengnh@mail.tsinghua.edu.cn
- **高玉超**
- gao5235538@126.com

研究生助教:

高焕昂

gha24@mails.tsinghua.edu.cn

刘皓

haoliu97@qq.com

崔轶锴

cbst987@126.com

本科助教:

赵涵远

zhaohy22@mails.tsinghua.edu.cn

李增钰

lizengyu21@mails.tsinghua.edu.cn

岳章乔

yuezq21@mails.tsinghua.edu.cn



■ 教学计划（电子版实验报告）

日期	教学周	教学内容
2.21	第1周	实验课程介绍
2.28	第2周	
3.7	第3周	
3.14	第4周	示波器实验
3.21	第5周	与非门电路的测试
3.28	第6周	简单组合逻辑电路设计
4.4	第7周	放假不补
4.11	第8周	务必准备好 Vivado 开发环境
4.18	第9周	点亮数字人生（FPGA实验）
4.25	第10周	四位加法器设计（FPGA实验）
5.2	第11周	放假不补
5.9	第12周	计数器设计（FPGA实验）
5.16	第13周	
5.23	第14周	串行密码锁（FPGA实验）
5.30	第15周	
6.6	第16周	数电实验考核（实验平台检验回收）

小规模器件实验
要求提交纸版预习报告

可编程器件实验
现场 教学做-验收



■ 实验地点：在东主楼9-208、304、417 (详见网络学堂)

小规模器件 实验

时间安排：1~8周

第4周现场领取实验箱

学习常用工具的使用

动手搭建简单的数字电路

感受小规模器件的魅力

安装Vivado预习SV

可编程器件 实验

时间安排：9~16周

学习使用EDA工具

了解可编程逻辑器件



学习使用硬件描述语言

预习线上实验文档

现场完成电路的连接并运行

在线实验文档：<https://lab.cs.tsinghua.edu.cn/digital-logic-lab/doc/>

在线实验平台：<https://lab.cs.tsinghua.edu.cn/jie/login>



DJS-1通用数字电子计算机

目录 C O N T E N T

01 课程定位

02 教学计划

03 实验平台

04 可编程逻辑器件


05 EDA技术

06 硬件描述语言



■ 本课程的改革与发展

• 实验平台



• 实验内容

- ✓ 可编程逻辑器件: Altera->Xilinx
- ✓ 硬件描述语言: VHDL->System Verilog
- ✓ EDA辅助设计开发工具: Quartues->Vivado

• 实验方式:

- ✓ 过去: 课上讲的少, 硬件描述语言设计电路课下完成实验, 课上验收。
- ✓ 现在: 课上讲解, 现场学、设计、仿真、验收。(减少同学投入时间)



■ 改革目的

- 与时俱进，适应现代技术的发展。
- 为了和后续课程保持更好的衔接。
- 提示动手能力
 - 电路运行与预期（仿真、现象）不一致
 - 动脑和动手去排除每一个可能
- 缩小理论与实践之间差距
 - “理想很丰满，现实很骨感”、“剪不断、理还乱”



■学习数字电路必备的两件“装备”

数字万用表


- 测量电压：万用表可以用来测量电路中的电压，以确保电压在正确的范围内。
- 测量电流：通过将万用表串联在电路中，可以测量电路中的电流，以确保电流在正确的范围内。
- 测量电阻：万用表可以用来测量电路中的电阻，以确保电阻值在正确的范围内。
- 检查通断：万用表可以用来检查电路的通断，即检查电路是否导通或开路。



■学习数字电路必备的两件“装备”

示波器

- 示波器是一种非常有用的电子测量仪器，可以在无干扰的情况下监控输入信号，并以图形方式显示这些信号。
- 本课程主要用途：示波器可以用来观察电路中的信号波形，了解电路中的电压、电流、频率等参数。通过测量波形参数，如幅度、周期、上升时间等，可以进一步分析电路的性能和问题。
- 在后续实验课中会详细介绍示波器的使用方法。



■那示波器和万用表的区别是什么呢？

测量方式：

万用表是一种直流测量仪表，主要测量电路中的电压、电流、电阻等参数。它通过测量直流信号来提供对电路的静态评估。

示波器则是一种时域测量仪器，可以显示信号随时间的变化。它通过观察信号的波形来提供对电路的动态评估。

显示方式：

万用表以数字方式显示测量的参数值，用户可以快速获得具体的数值。

示波器则以图形方式显示信号波形，用户可以直观地观察信号的形状、幅度、频率等特征。

应用场景：

万用表在维修和调试电路中非常有用，可以快速测量和诊断电路中的问题。例如检查线路是否开路或短路、测量元器件的好坏等。

示波器则更适合用于观察和分析信号的动态变化，例如信号的谐波、噪声、瞬态现象等。

性能参数：

万用表的测量精度和分辨率较高，测量速度较快，可以提供精确的数值测量结果。

示波器的带宽和采样率较高，可以观察高频和快速变化的信号，提供更全面的信号特征信息。



■ “吃水不忘挖井人”

- 模块设计者——张宇翔、王邈（清华计算机系2013级本科，2017级硕士）

张宇翔

- 兴趣方向为计算机系统、网络、数字电路等。
- 在校期间曾担任《数字逻辑实验》《计算机组成原理》《计算机网络原理》《软件工程》等课程助教
- 加入“天空工场”、“TUNA”和系科协等学生组织。
- 现在华为海思从事鲲鹏处理器研发工作

王邈

- 搞过超算
- 打过“龙芯杯”
- 维护过雨课堂
- 现在深圳鹏城实验室博士在读



他们从苹果MagSafe接口得到灵感，提出了磁吸方式的拼接结构，并设计了相关的PCB组件和外壳。



■ 积木式数字逻辑实验平台

包含了核心和外设两类模块：


外设模块

- 拨动开关及LED灯模块
- 微动开关及时钟模块
- 带译码器数码管模块
- 不带译码器数码管模块

核心模块


- 小规模器件模块（**16孔**和**14孔**）
- 可编程逻辑器件模块

详细使用方式：https://lab.cs.tsinghua.edu.cn/digital-logic-lab/doc/equip_intro/




■ 拨动开关及LED模块

- 本模块包含了两个部分，分别是 4 个 LED 发光二极管和 4 个拨动开关。
- 开关：向左输出高电平 (5V)，向右输出低电平
- LED：高电平点亮，低电平熄灭。




■ 微动开关及时钟模块

- 分别为提供了时钟信号，微动开关以及一个10K 电阻用于实验。
- **时钟信号**：提供了1M、2M、4M、8M、16M共5种时钟频率在实验中使用。
- **微动开关（自复位）**：默认状态为高电平（即逻辑1），按下时为低电平（即逻辑0），可以通过手去按动开关产生一次高低电平的变化，理解为手动产生一次时钟脉冲。
- **10K电阻**：供实验中搭建电路时使用。






■带译码器数码管模块

- 本模块包含了 3 组七段数码管，模块自带七段数码管译码功能，每个数码管上面有 4 个输入插线孔，依次标识为1 2 4 8，高位为8，按照 BCD 码输入，数码管即可显示相应的数字（只能显示 0-9，不能显示 A-F）。







■ 不带译码器数码管模块

- 本模块包含了 3 组七段数码管，每个数码管相当于七个发光二极管的组合，因此需要七个控制端来控制数码管的显示，高电平对应LED点亮，反之熄灭。




■ 小规模器件模块

- 小规模器件安装有 **14** 和 **16** 脚两种双列直插的黑色管座，可以将**对应数量的脚**的芯片安装在上面，管座四周分布了一个电源+VCC 接线孔、一个地线 GND 接线孔，每个管脚都对应引出到一个插线孔上，每个孔位名称与芯片的引脚号是一一对应的关系。



■ 可编程器件模块

- 本模块的主芯片是一片可编程逻辑器件 FPGA，型号为 ARTIX-7 系列 XC7A35TFGG484，共有 33,280 个逻辑单元。



Artix-7 FPGAs

		Transceiver Optimization at the Lowest Cost and Highest DSP Bandwidth (1.0V, 0.95V, 0.9V)								
		Part Number	XC7A12T	XC7A15T	XC7A25T	XC7A35T	XC7A50T	XC7A75T	XC7A100T	XC7A200T
Logic Resources	Logic Cells		12,800	16,640	23,360	33,280	52,160	75,520	101,440	215,360
	Slices		2,000	2,600	3,650	5,200	8,150	11,800	15,850	33,650
	CLB Flip-Flops		16,000	20,800	29,200	41,600	65,200	94,400	126,800	269,200
Memory Resources	Maximum Distributed RAM (Kb)		171	200	313	400	600	892	1,188	2,888
	Block RAM/FIFO w/ ECC (36 Kb each)		20	25	45	50	75	105	135	365
	Total Block RAM (Kb)		720	900	1,620	1,800	2,700	3,780	4,860	13,140
Clock Resources	CMTs (1 MMCM + 1 PLL)		3	5	3	5	5	6	6	10
I/O Resources	Maximum Single-Ended I/O		150	250	150	250	250	300	300	500
	Maximum Differential I/O Pairs		72	120	72	120	120	144	144	240
	DSP Slices		40	45	80	90	120	180	240	740
Embedded Hard IP Resources	PCIe® Gen2 ⁽¹⁾		1	1	1	1	1	1	1	1
	Analog Mixed Signal (AMS) / XADC		1	1	1	1	1	1	1	1
	Configuration AES / HMAC Blocks		1	1	1	1	1	1	1	1
	GTP Transceivers (6.6 Gb/s Max)		2	4	4	4	4	8	8	16
	Commercial Temp (C)		-1, -2	-1, -2	-1, -2	-1, -2	-1, -2	-1, -2	-1, -2	-1, -2
Speed Grades	Extended Temp (E)		-2L, -3	-2L, -3	-2L, -3	-2L, -3	-2L, -3	-2L, -3	-2L, -3	-2L, -3
	Industrial Temp (I)		-1, -2, -1L	-1, -2, -1L	-1, -2, -1L	-1, -2, -1L	-1, -2, -1L	-1, -2, -1L	-1, -2, -1L	-1, -2, -1L
Package ^{(3), (4)}		Dimensions (mm)	Ball Pitch (mm)	Available User I/O: 3.3V SelectIO™ HR I/O (GTP Transceivers)						
	CPG236	10 x 10	0.5		106 (2)	106 (2)	106 (2)			
	CPG238	10 x 10	0.5	112 (2)		112 (2)				
	CSG324	15 x 15	0.8		210 (0)	210 (0)	210 (0)	210 (0)	210 (0)	
	CSG325	15 x 15	0.8	150 (2)	150 (4)	150 (4)	150 (4)			
	FTG256	17 x 17	1.0		170 (0)	170 (0)	170 (0)	170 (0)	170 (0)	
	SBG484	19 x 19	0.8							285 (4)
Footprint Compatible	FGG484 ⁽⁵⁾	23 x 23	1.0		250 (4)	250 (4)	250 (4)	285 (4)	285 (4)	
	FBG484 ⁽⁵⁾	23 x 23	1.0							285 (4)
Footprint Compatible	FGG676 ⁽⁶⁾	27 x 27	1.0					300 (8)	300 (8)	
	FBG676 ⁽⁶⁾	27 x 27	1.0							400 (8)
	FFG1156	35 x 35	1.0							500 (16)

Notes:

- Supports PCI Express Base 2.1 specification at Gen1 and Gen2 data rates.
- Represents the maximum number of transceivers available. Note that the majority of devices are available without transceivers. See the Package section of this table for details.
- Leaded package option available for all packages. See [DS180, 7 Series FPGAs Overview](#) for package details.
- Device migration is available within the Artix-7 family for like packages but is not supported between other 7 series families.
- Devices in FGG484 and FBG484 are footprint compatible.
- Devices in FGG676 and FBG676 are footprint compatible.

© Copyright 2014–2021 Xilinx

XMP101 (v1.8)  XILINX

目录 C O N T E N T

01 课程定位

02 教学计划

03 实验平台

04 可编程逻辑器件


05 EDA技术

06 硬件描述语言



■什么是可编程器件（Programmable Logic Device）？

- 由设计人员自行编程而把一个数字系统“集成”在一片PLD上，而不必去请芯片制造厂商设计和制作专用的集成电路芯片了。
- 重要意义：改变了传统的数字系统设计方法。
- 按照集成度分类：




■什么是FPGA?

- FPGA (Field Programmable Gate Array) 即现场可编程门阵列, 既解决了定制电路的不足, 又克服了原有可编程器件门电路数有限的缺点, 根据要实现几乎任何你能想象到的数字功能, 又称之为“万能芯片”。
- https://www.bilibili.com/video/BV1oT411i7nm/?spm_id_from=333.337.search-card.all.click&vd_source=dd403e8dd71112fa3acc58ebdbbbe759

■FPGA的重要地位

- 2015年12月29日, 英特尔正式宣布以167亿美元完成对Altera收购。
- 2022年2月14日, AMD宣布以全股份交易完成对赛灵思(Xilinx)的收购。
- 高端FPGA仍然需要从美国采购。

2021年中国FPGA芯片市场份额



■ 国产FPGA厂商

(注：排名不分先后)

1 京微齐力

官网：<http://www.hercules-micro.com/about/index.html>

2 国微电子

官网：<http://www.ssmec.com/>

3 771所 (西安微电子技术研究所)

官网：<https://www.xawdz.com/>

4 772所 (北京微电子技术研究所)

官网：<http://www.bmti.com.cn/>

5 复旦微电子

官网：<http://www.fmsi.com/index.shtml>

6 华微电子

官网：<http://www.hwdz.com.cn/>

7 上海安路科技

官网：<http://m.anlogic.com/m/>

8 紫光同创国芯

官网：<https://www.gosinoic.com/index.php?f=lists&catid=135>

9 广东高云半导体

官网：<http://m.gowinsemi.com.cn/m/>

10 西安智多晶微电子

官网：<http://www.isilicontech.com/>

以上资料来源：知乎<https://www.zhihu.com/question/431870312/answer/2347001915>

**“墙裂”推荐有机会试用国产FPGA产品，
尝试将我们的实验平台替换成国产FPGA。**



■FPGA主要内部结构组成

➤ 可编程输入输出IO。



用户可编程I/O(User I/Os, 也被称为IOE), 分布在芯片的四周, 用于与FPGA进行数据的输入或者输出。

➤ 内部互联资源。

是为了能够让位于FPGA不同位置的逻辑资源块、时钟处理单元、BLOCK RAM、DSP和接口模块等资源能够相互通信, 从而协调合作, 完成所需功能。

➤ 可编程逻辑单元。



FPGA内部包含了成百上千甚至几十万个可编程的逻辑块, Xilinx FPGA称之为CLB, 通过对这些CLB的配置就可以实现简单甚至十分复杂的数字系统。



■ 可编程逻辑单元 CLB (Configurable Logic Blocks)

- 每个 CLB 包含两片 Slice，每个 Slice 可以用于实现组合逻辑、时序逻辑，XC7A35T 一共有 5200 个 slice。

每个 Slice 包含：4 个 6 输入查找表 LUT (Look-Up Table)，多路选择器 (MUX)，进位逻辑，8 个存储单元 (寄存器)。




查找表LUT

LUT的本质是一个存储器（SRAM），里面存储的数据类似于真值表。

FPGA中SRAM数据存储深度为1位，对于一个有n输入的逻辑运算，则会产生2的n次方种组合。

- 例如：一个2输入1输出LUT，会产生4种组合方式。根据真值表LUT会预存Y的所有可能结果（目前先不需要了解如何预存进去），然后根据A、B的输入，Y输出对应值。

真值表		
A	B	Y（SRAM中数据）
0	0	0
0	1	0
1	0	1
1	1	1




这就是LUT实现各种逻辑运算的基本原理！




■XC7A35T的LUT

- 显然，LUT的输入数量可能远远超过两个。实际上，LUT是使用SRAM位和多路选择器（MUX）的组合来实现的。
- 对于XC7A35T，可配置成一个6输入查找表，O6此时作为输出。或者两个5输入的查找表，A1-A5作为输入 A6拉高，O5，O6作为输出。
- 一个LUT包含6个输入，逻辑容量为 2^6 bit，为实现7输入逻辑需要两个LUT满足 2^7 容量，对于更多输入也一样。如图由[A7 A6 A5 A4 A3 A2 A1]组成的7位输入，1位输出的原理图。



LUT6的内部结构




■ XC7A35的SLICES


- 每个SLICES有4个LUT， (4×2^6) 256bit 容量能够实现最多8bit输入的逻辑。为了实现此功能，每个SLICES还包括3个MUX(多路选择器)。

在 FPGA中，只要逻辑表达式是6位以内输入1位输出，综合后的结果通常都会是一个6输入LUT。对于更多位的输入，FPGA会采用级联6输入LUT的方式实现。

- 可编程器件的设计和使用都需要**EDA技术**的支持，FPGA也同样如此。



Slice原理图



目录 C O N T E N T

01 课程定位

02 教学计划

03 实验平台

04 可编程逻辑器件

05 EDA技术

06 硬件描述语言



■ 电子系统设计自动化

(**E**lectronic **D**esign **A**utomation)

EDA技术（狭义）是以计算机为工作平台、以特定软件工具为开发环境、以**硬件描述语言(HDL)**为设计语言、以**可编程逻辑器件(PLD)**或ASIC为实现载体，以帮助电子设计工程师进行电子产品自动化设计的综合技术。


- EDA技术涉及面很广，内容丰富，从教学和实用的角度看，主要应掌握如下四个方面的内容：

- 1) EDA软件开发工具;
- 2) 硬件描述语言;
- 3) 大规模可编程逻辑器件（FPGA等）；
- 4) 实验开发系统。



■ EDA发展现状

- EDA是芯片之母，是集成电路基石。有了EDA技术的加持，可以设计更复杂的芯片、电路。
- 从国内EDA市场来看，和整个芯片行业情况一样，EDA也成为了我国无法绕开的“**卡脖子**”环节。目前**90%**以上EDA市场仍由欧美“三巨头”占据。



■ 怎么使用FPGA设计实现电路呢？

- FPGA厂商一般都需要提供自主设计EDA工具来实现应用开发。
- 高效的EDA工具是FPGA产品的核心竞争力之一。

■ EDA工具能干什么？

- 自动化设计
- 软件硬化，硬件软化
- 自顶向下的设计方法
- 可现场编程和在线升级


因此，EDA代表了当今电子设计技术的最新发展方向。

■ 学习EDA工具的意义？

- 提高电子设计的效率
- 提高电子设计的质量
- 突破我们国家的“卡脖子”问题




■ 例如：绘制 $Y = \bar{A}\bar{B}\bar{C} + A\bar{B}\bar{C} + A\bar{B}C$ 的电路原理图



■通过真值表化简后 $Y = \bar{B}\bar{C} + A\bar{B}$ 的电路原理图

- 为什么要花费精力化简逻辑表达式呢？



答：化简可以减少物理电路所需要的门数量，从而实现电路更小、速度更快。



■利用EDA工具

- 使用System Verilog描述等式 $Y = \bar{A}\bar{B}\bar{C} + A\bar{B}\bar{C} + A\bar{B}C$

```
module example(  
    input wire a,  
    input wire b,  
    input wire c,  
    output wire y  
);  
    assign y = ~a&~b&~c|a&~b&~c|a&~b&c;  
endmodule
```



结论：EDA工具用硬件描述语言描述化简前的电路，通过综合工具完成原理图化简，最终与手工化简后的电路图不一定一致。

■ 我们学习EDA技术有什么用



- 可以按照自己的想法设计具有某种特定功能的芯片或电路。
- 参加各类电子设计大赛和创新项目（Intel、挑战杯、国创、北创）。
- 在一块FPGA里实现一个完整的CPU，甚至计算机系统。

总的来说：

- ✓ EDA技术是一种研究方法。
- ✓ EDA技术是一种实现手段。
- ✓ EDA技术是一项基本技能。



■看看我们以及国外学生完成的FPGA开发项目

 2017-Hearth Stone	 2016-Puzzle Forget2	 2015-Coreball
 2017-Master of Rhythms	 2016-THU run	 2015-VOICE++
 2017-minecraft	 2016-操纵dobot	 2015-超级马里奥
 2017-move or die	 2016-愤怒的小鸟	 2015-躲弹幕
 2017-N 体运动模拟	 2016-基于FPGA 的辅助3D 设计系统	 2015-疯狂赛车
 2017-The Crows	 2016-基于FPGA 的拳皇游戏	 2015-基于FPGA的硬件弹幕叠加装置
 2017-不要停！八分音符酱	 2016-泡泡龙游戏	 2015-基于神经网络的数字手写识别
 2017-仓鼠球	 2016-实时3D 模型渲染引擎	 2015-进击的小鸟
 2017-打砖块	 2016-双目视觉测距系统	 2015-三国杀
 2017-伐木工	 2016-双人对战泡堂	 2015-双人版坦克大战
 2017-基于串口通信的多人在线游戏	 2016-双人竞速色块	 2015-双人射击游戏
 2017-麦克斯与魔法标记	 2016-双人体感乒乓球游戏	 2015-双人推箱子
 2017-魔塔	 2016-天天过马路	 2015-太鼓达人
 2017-抢红包机器人	 2016-植物大战僵尸	 2015-体感FlappyBird

我们的数字逻辑设计课程

美国Cornell University 开设的FPGA项目课程

Camera-based Finger tip detection
基于摄像头的指尖检测

Audio signal visualization
音频信号可视化

RGB LED Matrix Audio Visualizer - RGB LED
矩阵音频可视化器

Gesture Tetris
手势控制俄罗斯方块

Evolution game
进化游戏

Ambient light from TV signal (video) (rgb-hsv code)
电视环境照明

.....篇幅有限



■FPGA的集成开发环境

- Quartus
- 是由Altera (Intel) 公司针对自家开发的FPGA设计集成开发环境。



- Vivado
- 是由Xilinx (AMD) 公司针对自家产品开发的FPGA设计集成开发环境。



- 由于两家公司的FPGA产品市场占有率极高，因此只能根据自己所使用的FPGA产品选择对应的集成开发工具。



■ Vivado


- 作为一个可以“改变”内部结构的芯片，让FPGA实现特定功能，需要通过编程即使用硬件描述语言，经过EDA工具编译、综合、布局布线后转换为可烧录的文件，最终加载到FPGA器件中去，完成所实现的功能。
- ISE和Vivado都是Xilinx公司提供的两款FPGA开发设计的EDA工具。
- Vivado设计套件是Xilinx公司2012年发布的集成设计环境，是全新打造的一套FPGA开发工具套件，而非ISE的升级版本。
- 提供了非常全面且丰富的功能和优化，使得FPGA设计变的更加的高效。Vivado目前只支持Xilinx的7系列FPGA。

包括：Zynq-7000、Kintex-7、Virtex-7等。

- 针对System Verilog 提供了业界最好支持的逻辑综合工具、速度提升4 倍且确定性更高的布局布线引擎。
- 支持VHDL、Verilog、System Verilog三种硬件描述语言综合，也支持VHDL和Verilog混合综合。



VIVADO主界面



功能区：包含了从设计输入到生成比特流的整个设计过程。

源文件窗口：工程层次结构、源代码、库的展示。

文件属性窗口：显示所选择的对象的具体特性和相关设置。

多功能窗口：可以展示工程详细信息、代码编辑、原理图展示等。

设计及调试结果信息窗口：所有运行的命令、状态和结果的展示。

```
module FF_adder(
    input logic [3:0] A,
    input logic [3:0] B,
    input logic Cin,
    output logic [3:0] Sum,
    output logic Cout
);

    wire Cout_to_addr1_c_in;
    wire addr1c_out_to_addr2c_in;
    wire addr2c_out_to_addr3c_in;

    Full_Adder addr0(
        .a(A[0]),
        .b(B[0]),
        .c_in(Cin),
        .f(Sum[0]),
        .c_out(Cout)
    );

    Full_Adder addr1(
        .a(A[1]),
        .b(B[1]),
        .c_in(Cin),
        .f(Sum[1]),
        .c_out(Cout_to_addr1_c_in)
    );

    Full_Adder addr2(
        .a(A[2]),
        .b(B[2]),
        .c_in(Cin),
        .f(Sum[2]),
        .c_out(Cout_to_addr2c_in)
    );


    Full_Adder addr3(
        .a(A[3]),
        .b(B[3]),
        .c_in(Cin),
        .f(Sum[3]),
        .c_out(Cout_to_addr3c_in)
    );

    Cout_to_addr1_c_in <= Cout;
    Cout_to_addr2c_in <= Cout;
    Cout_to_addr3c_in <= Cout;


endmodule
```

Name	Constraints	Status	WNS	TNS	WHS	THS	TPWS	Total Power	Failed Routes	LUT	FF	BRAM	URAM	DSP	Start	Elapsed	Run Strategy	Report Strategy
synth_1	constrs_1	synth_design Complete!								4	0	0	0	0	12/20/23 9:44 AM	00:00:10	Vivado Synthesis Defaults (Vivado Synthesis 2019)	Vivado Synthesis Default Reports (Vivado Synthesis 2019)
impl_1	constrs_1	write_bitstream Complete!	NA	NA						4	0	0	0	0	12/20/23 9:45 AM	00:00:10	Vivado Implementation Defaults (Vivado Implementation 2019)	Vivado Implementation Default Reports (Vivado Implementation 2019)

FPGA开发流程



功能区的设计与开发流程基本一致



■功能的定义和模块划分

根据功能需求完成模块的功能、输入输出信号的设计，以及目标器件的选型。

■设计输入（创建工程）

是指借助EDA工具，通过某一种方式设计实现目标系统的一个过程。



✓ 两种输入方式：**原理图**输入和**硬件描述语言**输入。

原理图设计比较直观，但是对于复杂电路，**设计效率不高，难以维护和改动，可移植性差**。目前**最常用的输入**方式是通过硬件描述语言（HDL）设计出最终的数字电路。



■ 创建工程的方式

https://lab.cs.tsinghua.edu.cn/digital-logic-lab/doc/lab4/vivado_use/



■ 功能仿真（逻辑仿真器）

学习使用FPGA，使用仿真器进行仿真分析是必不可少的一个环节，仿真器即支持功能仿真也支持时序仿真。


仿真类型：

- ✓ RTL行为级仿真

方法：通过在设计中加入激励，并观察输出结果，验证功能是否满足设计要求。

主要目的：检查设计的电路功能是否符合设计要求。尽早发现设计中的逻辑问题可以提高设计的可靠性和效率。

- ✓ 综合后仿真（本课程不要求）
- ✓ 时序仿真（本课程不要求）



功能的定义和模块划分

设计输入

功能仿真

综合优化

综合后仿真

布局布线

时序仿真

芯片烧录与调试



The image is a blue-toned cover for the ModelSim SE 10.7 software. It features a background of faint, stylized circuit traces and a large, semi-transparent gear-like shape. At the bottom, there is a horizontal band of binary code (0s and 1s).

ModelSim®

Advanced Simulation and Debugging

ModelSim SE 10.7

Copyright Mentor Graphics Corporation 1991-2017

Mentor®
A Siemens Business




■ 综合优化 (1)

- Rtl Analysis

将硬件描述语言转化成为逻辑电路的过程。

```
module test(  
    input [7:0] in1,  
    input [7:0] in2,  
    output [7:0] out  
);  
    assign out = in1 + in2;  
  
endmodule
```



根据硬件描述语言生
成的加法器原理图

功能的定义和模块划分

设计输入

功能仿真

综合优化

综合后仿真

布局布线

时序仿真

芯片烧录与调试




■ 综合优化 (2)

- Synthesis

在vivado中执行综合后即可生成网表文件，简单来说网表文件是对电路设计逻辑结构的描述，并根据网表转化成为底层的电路结构，也就是将网表信息转化为FPGA内部可用的资源（查找表、触发器等等）。

```
module test(  
    input a0,  
    input a1,  
    input a2,  
    input a3,  
    input a4,  
    input a5,  
    output y  
);  
assign y = a0&a1&a2&a3&a4&a5;  
endmodule
```

代码被综合成了一个LUT6查找表



功能的定义和模块划分

设计输入

功能仿真

综合优化

综合后仿真

布局布线

时序仿真

芯片烧录与调试



■ 布局、布线

- Implementation

综合后生成的网表文件只代表了内部资源的连接关系，并没有在FPGA内部进行真实互连。

布局则是要规划CLB等资源使用的位置，而**布线**则是要尽量保证大量CLB资源之间的连线最短。

EDA其中一项重要的工作就是通过高效的算法合理排列需要占用的CLB，核心策略就是占用最少的CLB，且每一个CLB之间的连线最短，才能保证面积和运行速度的最优。



■ 芯片烧录与调试

- Program and Debug

生成比特流文件

在Xilinx Vivado设计套件中，比特流文件（通常具有.bit扩展名）是在将HDL（硬件描述语言）设计经过编译、综合和布局布线流程后生成的。

这个文件包含了用于配置FPGA的所有必要信息，包括逻辑门配置、I/O引脚分配和其他实现细节。

下载到FPGA

最后，需要使用Xilinx的硬件编程器（如JTAG编程器）或通过其他方式（如SD卡、以太网等）将比特流文件下载到FPGA芯片上。这样，FPGA就会根据比特流文件中的配置信息来运行您的设计，并在板上验证系统功能的正确性。



目录 C O N T E N T

01 课程定位

02 教学计划

03 实验平台

04 可编程逻辑器件

05 EDA技术

06 硬件描述语言



■ 硬件描述语言

- (Hardware Description Language, 简称HDL)


是一种特殊形式的编程语言，它被设计用来描述电子系统的硬件行为、结构以及数据流。

利用这种语言，数字电路系统的设计可以从顶层到底层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。



■ 为什么会产生硬件描述语言？

- 在传统的设计方法中，工程师通常使用手工化简真值表和布尔表达式的方法设计特定功能的电路，但是这种方法非常的麻烦，还存在很多弊端。
- 随着设计的集成度和复杂程度逐渐增加，传统的设计方法已经无法满足高级设计的需求。因此，由传统的手工方式逐渐转变为以EDA工具作为设计平台的方式。
- 例如，在传统的设计方法中，设计一个2输入与门可能需要从标准器件库中调用74系列的器件，但在硬件描述语言中，“&”就是一个与门的形式描述，“ $C = A \& B$ ”就是一个2输入与门的描述。
- HDL发展至今已有四十多年历史，当今业界的标准中（IEEE标准）主要有VHDL、Verilog、System Verilog等。



■ VHDL 与 System Verilog

- 两种语言的基本原理都很相似，两种语言都足以描述常见的电路系统。
- VHDL语法严谨，但比较冗长；
- Verilog HDL是大部分工程师比较容易接受的语言，而SV并非一个独立语言——它只是在Verilog-2005基础之上的一组扩展，SV在一个更高的抽象层次上提高了设计建模的能力。
- 当前大部分的EDA工具都支持混合使用两种语言，不同的模块可以用不同的语言进行描述。



■学习硬件描述语言前的注意事项

- 虽然硬件描述语言在形式上对电路的描述与软件编程语言很相似，必须要注意HDL代码代表的是硬件，但是**并不是所有的描述都可以被综合成硬件**。
- 如果对需要综合的硬件不够了解，很可能会产生与预期功能不一致的结果，甚至会在FPGA内部创建多余的硬件，也有可能写出一个仿真正确，却不能在硬件上实现的代码。
- **例子是最好的学习方法**，单纯的去学习书籍中的语法可能会使大家把HDL看成一门编程语言，而不是对硬件的描述。



■ 模块 (module)

- 在电路种，包含输入、输出、特定功能的硬件称之为**模块**。各种门电路、传感器等都可以看作是一个模块。
- 模块设计的好处：模块是电路模块化设计的基础，对于调用该模块的其他模块并不关心其内部实现，只要将需要的数据**输入**到调用的模块以期获得相应的**输出**结果。
- 描述模块功能主要有两种方式：
 - ✓ **行为描述**：一个模块只关心如何通过输入产生所要求的输出信号，而不关心内部电路结构。
 - ✓ **结构性描述**：模块不仅考虑输入与输出信号的关系，还要用更加底层的模块或者电路来构造新的模块。



■ 建立一个电路模块

- 例：定义一个example的模块，并使用System Verilog描述下列电路：

$$Y = \bar{A}\bar{B}\bar{C} + A\bar{B}\bar{C} + A\bar{B}C$$

```
module example(  
    input logic a,  
    input wire b,  
    input wire c,  
    output wire y  
);  
    assign y = ~a&~b&~c|a&~b&~c|a&~b&c;  
endmodule
```

模块名称

模块端口

模块功能描述

assign语句：描述了电路的功能。

~表示非，&表示与，|表示或

logic类型：是SV中新增加的数据类型，
logic除了不能用于多信号驱动外，可
以用电路中的任何地方。（wire可以用
于多信号驱动）

Logic和wire都可以表示四值变量：

(0, 1, x, z)



■用SV描述组合逻辑

```
assign y = ~a&~b&~c|a&~b&~c|a&~b&c;
```

组合逻辑连续赋值

语句结束

`assign y = ~a&~b&~c|a&~b&~c|a&~b&c`称为语句，语句以一个分号“;”结束，`~`、`&`都是运算符。

在语句中，等号右边的输入值改变，等号左边的输出值就会随之重新进行计算。

`assign`语句用于描述组合逻辑的连续赋值。



■SV中的数值表示

数字	位数	(基数) 进制	值
3`b101	3	2	5
`b11	?	2	3
8`b11	8	2	3
8`b1010_1011	8	2	171
3`d6	3	10	6
6`o42	6	8	34
8`hAB	8	16	171
42	?	10	42

- b代表二进制、d代表十进制、h代表十六进制。
- 数据中如果没有给出位数，则根据数据类型自动在数字前面补齐0。
- 如果没有提供进制，那么默认为十进制。



目录 C O N T E N T

01 课程定位

02 教学计划

03 实验平台

04 可编程逻辑器件

05 EDA技术

06 硬件描述语言



希望开启闪亮
的数字人生!



清华大学
Tsinghua University